文档目录1.1 CP测试1.2 FT测试1.3 WAT测试参考文档
主要介绍和整理芯片测试相关术语，更多内容可从参考文件中获得。
1.1 CP测试CP测试，英文全名为Circuit Probing，Chip Probing，又称晶片测试。 测试对象是整个wafer的每个Die，目的是确保整个wafer的每个Die基本满足设备的特征或设计规范，通常可以检测在包括整个wafer的每个Die在内的fab工厂制造的工艺水平。 probe、探测、显示
CP的难点是如何在最短的时间内选出差的die，并修补die。
常用的设备包括测试仪、探测器、测试仪和探针卡之间的接口
基本原理是向探针输入信号，激励pad，测试功能。
a. 测试对象，wafer芯片，未安装；
b. 测试目的，筛选，决定是否封装。 可以节约封装成本(MPW阶段，不需要； 只有全口罩的量产阶段，才有削减成本的意义)。
c. 需要保证:基本功能成功即可，主要机台测试成本较高。 不能高速信号，也不能是最高支持100~400Mbps的高精度信号。 也就是说，常规CP测试仅用于基本连接测试和低速数字电路测试
1.2 FT测试FT测试，英文全名Final Test是芯片出厂前的最后一次拦截。 测试对象为封装后的chip，在CP测试后进行封装，封装后进行FT测试。 可用于检查包装厂的技术水平。
FT测试一般分为两个步骤。 1 )自动测试设备(ATE )2)系统级测试(SLT ) 2是必填项，1可能不适用于一般中小企业。 ATE测试通常只需要几秒钟； SLT一般需要几个小时，逻辑比较简单。
FT的难点是确保出厂的Unit在最短的时间内完成所有功能。 FT需要测试器(ate )处理程序套接字。
a. 测试对象，封装的芯片；
b. 测试目的，筛选，决定芯片可以作为产品销售给客户。
c.http://www.Sina.com/:必须验证spec显示的所有功能。
1.3 WAT测试需要保证
晶片生产后，离开晶片工厂前，必须经过称为晶片容限测试(WAT )的电气测试。 该测试用于测试“切割线”(Scribe Line )上的测试键)的电气性能。 测试密钥通常设计有各种原始设备，包括大小不同的NMOS、PMOS、电阻、电容器和其他与工艺相关的特性。 这可以被认为是初选。 存在严重的生产问题，测试密钥的电气性能不符合标准的晶片，在这一带进行筛选并废弃。 这个废弃的晶片，还没有发货给客户，所以不收客户的钱，由晶片制造商自己吸收。
WAT(Wafer Acception Test) 管芯结构性测试:专用测试模式测试、结构测试。
对象:用电气参数监测wafer工艺各阶段是否正常稳定。
文档【1】参考芯片测试术语解释(FT、CP )，持续更新…
【2】了解芯片CP/FT测试的基本概念
(【3】晶片容限测试(WAT ) ) ) ) ) ) )。