6.1概要一、时序逻辑电路特点
功能上：任一时刻的输出不仅与该时刻的输入有关，还与电路的原始状态有关。
例如：串行加法器，将2个多位从下位到上位逐位相加
.电路结构上
包括存储电路和组合电路
输出由存储器状态和输入变量决定
三.时序电路分类
同步定时电路和异步定时电路
同步：存储器电路中所有触发器的时钟使用统一的clk，状态变化在同一时刻发生
异步：没有统一的clk，先有触发器状态的变化
6.2时序电路分析方法
6.2.1同步时序电路分析方法
分析：找出给定时序电路的逻辑功能
也就是说，根据输入和CLK，找到电路的下一个状态和输出。
一般步骤：
从规定电路中写出存储电路内各触发器的驱动方程式
(输入的逻辑公式)，得到电路整体的驱动方程式。
将驱动方程代入触发器的特性方程，得到状态方程。
根据给定回路写出输出方程。
6.2.2时序电路状态转换表、状态转换图、状态机流程图和时序图
二.状态转换图
四.时序图
*6.2.3异步时序逻辑电路的分析方法
6.3常用的几种时序逻辑电路
例如：使用维-块触发器结构的74HC175
二、移位寄存器(代码在寄存器内向左/向右移动) ) ) ) ) ) ) ) ) ) ) )二)移位寄存器) ) ) )代码) 652
元件示例： 74LS 194A、左/右移动、并行输入、保持、异步归零等功能
扩展APP应用程序(4位8位) )。
6.3.2计数器
用于计数、分频、定时、差拍脉冲的产生等
分类：按时钟、同步、异步
用计数中的数字增减，加法、减法、可逆
用计数器中的数字分开，二进制、2-10进制、循环代码…
按计数容量划分，十进制、六十进制…
十进制可逆计数器
基本原理一致，电路只使用到0000~1001的10个状态
实例设备
ddsy:74190，168
双时钟： 74192
设备示例：2-5-10进制异步计数器74LS290
三、任意进制计数器的构成方法使用现有的n进制芯片构成m进制计数器是常用的方法。
2. N M
M=N1N2
用前面的方法分别连接N1和N2两个计数器。
N1和N2之间的连接有两种方法。
a .并行进位方式：以相同CLK将低位芯片的进位输出作为高位芯片的计数控制信号(例如74160的EP和ET ) )。
b .串行进位方式：下位芯片进位输出作为上位芯片的CLK，总是两个同时处于计数状态
不可m分解
采用全局零和全局数法：
首先用两张连接到m’m的柜台上
然后采用设置零或数的方法
6.4.1同步时序逻辑电路的设计方法
设计的一般步骤
一.逻辑抽象，求状态转移图或状态转移表
确定输入输出变量、电路状态数量。 定义输入输出逻辑状态和各电路状态的含义，对电路状态进行编号。 按设计要求列出状态转移表，绘制状态转移图。
二.状态化简
如果两个状态在同一个输入中具有相同的输出，并迁移到同一个子状态，则称为等价状态。 可以合并等效状态。
三.确定状态分配(编码)触发数。 为每个状态指定代码。
(通常，代码的取法、排列顺序遵循一定的规律)
四.选择触发类型
求出状态方程式、驱动方程式、输出方程式。
五.绘制逻辑图
六.检查自我启动
六.检查电路能否自启动
通过将状态" 11 "代入状态方程式和输出方程式，分别求出X=0/1下一个状态和当前状态下的输出而得到