数字技术基础大恶补08 :时序逻辑电路
目录1 .时序逻辑电路2 .时序电路分类3 .时序逻辑电路分析方法4 .常用时序逻辑电路4.1移位寄存器4.2计数器4.3序列脉冲发生器4.4序列信号发生器5 .时序电路设计方法6 .时序电路动态特性
1 .时序逻辑电路
特点：
任意一个时刻的输出，不仅是该时刻的输入，还包括与电路原来的状态有关
电路构成上，输出由包含存储电路和组合电路、存储器状态和输入变量决定，如下图所示。
其结构框图如下。
其描述方法通过三个方程组实现，分别是输出方程、驱动方程、状态方程。
输出方程式(输出和输入对应关系，即y=f(x，q )驱动方程式)存储电路内的关系，即z=f (f ) f ) x，q )状态方程式)状态的对应关系，即q*=f(z，q )2.时序电路的分类330
同步时序电路:并非所有触发器的如意哑铃信号都是同时发生的
异步时序电路时序电路：输出信号不仅取决于存储器电路的状态，还取决于输入。 即y=f(x，q )
米利(Mealy)型时序电路：输出信号仅取决于存储器电路状态，即y=f(q )
3 .时序逻辑电路分析方法同步时序逻辑电路的分析方法：
分析器：根据给定时序电路的逻辑功能，即输入和CLK找到电路的二阶状态和输出。
步骤：
由某电路写出存储电路中各触发器的驱动方程(输入的逻辑表达式)，得到电路整体的驱动方程。
将驱动方程代入触发器的特性方程，得到状态方程。
根据给定回路写出输出方程。
列出状态转移表(01表)
状态转移图(如流程图、状态图、波形图
异步逻辑电路分析方法：找出与如意哑铃相关的信号，按每个同步进行分析，但由于与如意哑铃相关的信号是单独分析的，所以异步电路变得更复杂。
4 .常用时序逻辑电路4.1移位寄存器
穆尔(Moore)型
因为从CLK的上升沿到达到输出端的新状态的确立需要传输延迟时间
当CLK的上升沿同时作用于所有触发器时，它们的输入端(d端)的状态还没有改变。 然后，FF1在Q0的原始状态下反转，FF2在Q1的原始状态下反转，FF3在Q2的原始状态下反转。 同时，添加到寄存器发送方Di的代码保存在FF0中。 整体效果相当于移位寄存器中的原始代码每次向右移位了一位。
例如，假设按期望的哑铃4个周期输给人的代码依次为1011，移位寄存器的初始状态为Q0Q1Q2Q3=0000，则移位寄存器内的代码的动作为移位寄存器，即触发器的期望的哑铃
4.2计数器功能：脉冲数的计数、分频、定时、差拍脉冲的产生等
分类：同步计数器(CLK并发触发器)、异步计数器(CLK异步触发器) )。
优缺点：异步计数器与同步计数器相比结构简单，但有两个明显的缺点。 首先，由于异步计数器是串行连接方式，所以动作频率比较低； 第二，电路状态解码时存在竞争-冒险现象。
4.3序列脉冲发生器具有固定序列的脉冲信号，控制码片，即码片的固定定时。 产生该序列脉冲电路是序列脉冲发生器.
4.4串行信号发生器的测试经常使用一组特定的串行数字信号，生成这一组信号的电路是串行信号发生器。
5 .时序电路的设计方法逻辑抽象：即得到状态转移的关系，绘制状态转移图
状态简化(合并等价状态，得到最简单的状态迁移图
确定状态分配(代码) )触发数，按状态确定代码
触发类型选择：求解状态方程、驱动方程、输出方程三大方程
逻辑图(电路)
检查自启动(不能自启动时，采取对策解决
具体实例：数字密码锁的设计
6 .时序电路动态特性时序电路通常包括组合电路和存储电路两部分，因此时序电路中的冲突危险现象也有两个方面。
另一方面，组合电路因竞争-冒险而产生的尖峰不影响组合逻辑电路自身的稳态输出，但不影响移位寄存器的作用：串并转换、左右移位、保持、异步清零。
另一方面，存储电路本身也存在竞争风险。 存储电路竞争风险的本质是组合逻辑竞争产生的尖峰脉冲如果被存储电路接收，引起触发器翻转，则电路将发生误动作。这种现象一般只发生在异步时序电路中，因此在设计大时序系统时往往采用同步时序电路。