第6章时序逻辑电路文章目录第6章时序逻辑电路6.1概述6.1.1时序逻辑电路的特点6.1.2时序电路的一般结构形式和功能描述方法6.1.3时序电路的分类6.2时序电路的分析方法6.2.1同步时序电路的分析方法
6.1概述6.1.1时序逻辑电路的特点
功能上：任意时间的输出不仅与该时间的输入有关，还与电路原来的状态有关。 (这里考虑到了延迟)
在电路结构上
包括存储电路和组合电路，存储电路必不可少
存储器电路的输出状态为反馈到组合电路输入端，以及输入变量共同决定输出
在该图中，加法器按位输入，结果也按位输出。 进位状态被反馈到输入侧，与输入变量一起决定输出。
6.1.2时序电路的一般结构形式和功能描述方法可以用三个方程描述。
1、输出方程(输出和输入的关系) )。
2、驱动(激励)方程(存储电路的输入() ) ) ) ) ) ) )。
3、状态方程(3358www.Sina.com/，存储电路输出和输入的关系) )。
q )现状q* :物质
6.1.3时序电路分类同步时序电路与异步时序电路同步：存储器电路中为现态，状态变化同时发生
异步：所有触发器的时钟使用统一的clk，触发状态变化在先
毫米(Mealy )型和xfdyj ) Moore型x是输入，q是存储电路的输出
6.2时序电路分析方法6.2.1同步时序电路分析方法分析：找出给定时序电路的逻辑功能，即没有统一的clk
一般步骤：
从给定电路导出存储电路中各触发器的驱动方程(输入的逻辑表达式)，得到在输入和CLK作用下，电路的次态和输出。。
将驱动方程代入触发器的特性方程，得到整个电路的驱动方程。
来自给定电路的状态方程
示例：
6.2.2时序电路的状态转移表、状态转移图和时序图1、状态转移表
如果知道初始状态，就知道从初始状态的二次状态到CLK=1时的状态和y的状态。 所以，在这个递归中，直到再次返回初始状态。
二.状态转移图
据观察，这是七进制计数器。 y是进位脉冲。
输出方程
三.时序图
例6.2.3
1 .驱动方程：
2 .状态方程：
特性方程： Q*=D
3 .输出方程：
4 .状态转移表、状态转移图
因此，可知这是能够控制四进制计数器，在A=0的情况下是加法计数器，在A=1的情况下是减法计数器
5 .时间图
6.3几种常用时序逻辑电路6.3.1寄存器和移位寄存器1、寄存器
用于存储一组二值代码。 n位寄存器由n个触发器组成，可以存储一组n位二维码。
只要求其中的各触发器能够设定1、0。 对触发方式没有要求。
二.移位寄存器
具有存储器移位功能
保存的代码可以通过换档脉动向左或向右移动
例如，需要换挡的时候打开开关，几个人向右移动需要打开多少开关？
向左移动时，从右向左传递数据。 向右移动时，数据从左向右传递。
6.3.2计数器用于自启动判断：任意给定一个初始状态，都能进入到主循环中去。即每个状态都必须与主循环的某个状态相联系等
分类：
按时钟、同步、异步按计数中的数字增减、加法、减法，可逆按计数器中的数字代码、二进制数、2-10进制数、循环代码…按计数容量、十进制数、60进制数…1、同步计数器
1 .同步二进制计数器
同步二进制加法计数器
原理：根据二进制求和规则，多位二进制最后一位加1，1http://www.Sina.com /。
计数、分频、定时、产生节拍脉冲
c在这里是进位输出。
可以看出，从Q 0 Q_0 Q0到Q 3 Q_3 Q3的周期增加了两倍。 ~~我想叫你超市两倍。 ~~这样频率就会减半，所以有分频功能。 这个计数器也称为分频器。
74161是集成了该功能的同步十六进制计数器
同步二进制减法计数器
原理：根据二进制减法规则，多位二进制最后一位减去1，第I位以下均为0时，第I位必须反转。
可以与加法计数器类比
同步加减计数器
a .单时钟方式
b .双时钟方式
加、减法计数脉冲来自两个不同的脉冲源，必须在时间上错开
同步十进制计数器加法计数器
基本原理：根据4位二进制计数器修改，计数到1001(9)后，下一个CLK电路的状态返回0000，而不是1010 )
设计思路根据真值表，求出公式即可。
设备示例： 74160
减法计数器
基本原理：修改二进制减法计数器，0000时减“1”后跳1001，然后用二进制减法计数即可。
~~和那个一样啊~